快速外设组件互连标准(Peripheral Component Interconnection Express,PCIe)作为数据高速传输接口在主流现场可编程门阵列(Field-Programmable Gate Array,FPGA)中是一项重要的配置。但由于国内的FPGA厂商起步较晚,产品主要集中在不使用PCIe接口的中低端市场,对在FPGA芯片中集成PCIe接口的研究积累较少,因此在FPGA自主研发过程中,针对这一技术的研究具有重要的工程应用价值与意义。本论文在FPGA自主开发过程中,通过对PCIe IP核进行二次开发,完成了FPGA芯片中PCIe接口的集成与验证,实现了在FPGA中PCIe接口功能的添加。由于PCIe IP核接口复杂,需要配置的模块数量众多,用户难以直接上手使用,且配置单一,生成后不可更改,灵活性极差。本论文针对如何让适用于专用集成电路的IP核能够应用于可灵活配置的FPGA中这一难点,对中断、基地址寄存器设置等可选择性功能进行了再设计,通过添加可配置接口信号实现软件对PCIe接口的快速设置,大大增加了接口的灵活性。同时,关闭不必要的IP核的初始接口以简化配置与减少功耗,并在外层对IP核进行封装,通过高级可扩展流接口接口与用户端进行连接,方便用户的操作。在验证中,搭建了基于通用验证方法学的PCIe验证平台并进行优化,采用多种检查机制,并添加了直接存储器访问比对机制,有效提高了验证的全面性和准确性。通过改进的验证平台对该设计进行验证,根据协议提取验证功能点并设计验证用例,验证PCIe在不同模式下的各种功能是否可以实现。最终,本设计所定义的功能覆盖率达到100%,代码覆盖率达到90%以上,支持x1、x2、x4配置,速度可以达到5GT/s,实现了本款FPGA开发中的关于PCIe接口模块的集成与验证,在TSMC 28nm LP工艺下综合,优化后的设计静态功耗在25°C时减少了10.5%,在85°C时减小了8.7%,面积减少了6.3%。预计2019年6月将以TSMC 28nm LP工艺进行流片。