在CDMA移动通信系统中,为了减少多径衰落信道对接收机性能造成的影响,常采用Rake接收技术收集时延扩展造成的多径分量并加以合并,但Rake接收技术无法消除多址干扰及低扩频比下的路径间干扰,限制了接收机性能的进一步提高。因此,研究人员尝试在CDMA系统的下行链路中采用均衡技术,消除多径影响,以恢复用户间的正交性,提高接收机性能。本文第一部分讨论了使用chip均衡器的CDMA下行链路接收机系统、提出了一种更合理的接收机结构,并在CDMA2000平台上对各种接收机性能进行了验证。其中第二章对现有的下行链路接收机系统如Rake接收机、自适应LMMSE均衡器等做了性能上的比较;第三章讨论了chip均衡器的优缺点、分析了产生这些现象的原因并提出了一种新的接收机结构;第四章分析了信道估计器对chip均衡器的影响,研究改进信道估计器性能的方法。本文第二部分为CDMA2000中Turbo译码器的FPGA实现,提出了一些新的改进算法和实现结构。与常规的Turbo译码器相比,改进后的方案在存储器大小、译码速率和误帧率性能等方面都有较明显的优势。