随着应用需求的发展以及集成电路制造能力的不断提高,SoC的设计复杂度急剧增加,传统的SoC设计方法已不能满足市场需求。以指令集模拟器为核心的虚拟仿真平台在ESL设计的推动下逐渐引起了人们的重视。相比于传统的以硬件描述语言(比如Verilog HDL,VHDL等)搭建的平台,基于高级建模语言的虚拟仿真平台能够在设计初期被用于探索不同的软硬件划分方案,并在完成RTL SoC验证平台的开发之前,为嵌入式软件的开发和测试提供虚拟验证环境。为降低嵌入式软件开发和测试的成本,同时为系统架构设计提供虚拟环境,本文在已有的虚拟机技术基础之上提出了一种虚拟仿真平台的通用建模框架,该框架主要由三部分组成,分别为UTM系统、系统硬件的接口抽象以及辅助功能模块。其中UTM系统是对硬件系统中时钟源的抽象,用于维护系统仿真时间的前进,同时管理仿真平台中各模块产生事件的注册、删除以及调度执行。系统硬件的接口抽象主要包括指令集模拟器的实现框架以及模拟器与外围I/O设备的通信接口。基于该框架实现了SPARC V8指令集架构下的全系统仿真平台。对指令集模拟器,根据处理器通用执行框架对执行阶段的划分,实现了取指令、指令译码、指令执行、中断检测以及异常处理等过程。对外围设备,通过通信接口以及UTM系统提供的机制,可以快速地建模其功能。指令集模拟器和外围设备通过AMBA总线模型互连。在完成了上述平台的搭建后,本文将uC/OS-Ⅱ实时操作系统内核代码移植到了建模的SPARC平台中。验证和性能分析结果表明,uC/OS-Ⅱ操作系统内核的多任务环境可以成功地在该仿真平台上运行,同时本文中实现的UTM系统在空载时的峰值速率可以到达300MHz。在将SPARC仿真平台作为负载运行时,SPARC指令集模拟器的指令执行速率为120MIPS,比实际硬件的执行速率要快出2-3倍。