Turbo乘积码(TPC)自1994年提出后,其优异的性能引起了研究人员的广泛关注。作为一种高效的前向差错控制(FEC)信道编码技术,TPC在码率、译码性能和硬件复杂度方面具有很大的优势,具有不错的应用前景。随着通信技术的迅猛发展,人们对数据传输速率的要求越来越高。传统的串行TPC译码器占用资源较少,但是译码延时太大,很难满足高速的要求,人们纷纷把目光转向并行译码器。TPC的码字特点使其很容易提高并行度,但是单纯的行列并行译码需要使用大量的存储资源,且控制比较复杂。本文中我们提出了一种新的并行译码器,大大提高了TPC译码器的吞吐量。在实现中使用了多种实现高速的设计方法:采用新的译码器结构减少行列译码之间的时延;设计了一种每个时钟可以处理一行码字的分量码译码器;分量码译码器找最不可靠位时采用快速排序减少时延;比较候选码字相关度量确定最优码字和竞争码字时采用快速排序减少时延等。这些技术可以显著提高译码器的吞吐量。本文结合中国电子科技集团公司第十研究所的合作课题,采用VHDL作为开发语言,在Xilinx Virtex-5系列的xc5vlx330芯片上实现了三种不同码率的TPC编译码器:(32,26,4)?(32,26,4)TPC、(64,57,4)?(32,26,4)TPC和(64,57,4)?(64,57,4)TPC,并且把它们合成一个码率兼容的编译码器,通过一个mode信号的不同输入进行不同的码字选择。译码器总资源只是略高于占用资源最多的单个编译码器,实现了资源的最优化。经测试,三种TPC的吞吐量分别为315Mbps、502Mbps和1083Mbps,实现了Gbps量级吞吐量的译码器。