随着芯片功能的日益复杂,数字集成电路越来越多的应用于日常生活的方方面面,包括手机电脑、汽车芯片、医疗电子等等。芯片复杂度的日益提升导致芯片内部出现故障的概率越来越大,故障诊断工作的难度也越来越大。进入21世纪以来,芯片的特征尺寸也越来越低,更低的特征尺寸也加剧了故障之间的相互作用,使数字集成电路测试和诊断变得更加困难且耗时。扫描链设计作为最常见的可测试性设计方法,在集成电路测试和诊断领域有着非常广泛的应用。扫描链设计通过将内部触发器进行改造并以特定方式进行连接,提高对内部节点的可控制性和可观测性,从而提高数字集成电路的可测试性。但是扫描链电路专为提高数字集成电路可测试性而设计,本身的故障区分能力较弱,可诊断性较低。因此扫描链故障诊断工作面临着严峻的挑战。随着特征尺寸的降低,低功耗和低面积开销是数字集成电路设计的重要目标,为了实现这一目标,多位触发器应运而生。多位触发器通过晶体管共用、时钟树优化等方式来降低功耗和面积开销。在扫描链设计中多位触发器被改造为多位扫描单元,但是多位扫描单元的存在也给扫描链的可诊断性设计带来了新的挑战。为了解决上述问题,本文提出了面向多位扫描单元的可诊断性设计方法,主要研究成果如下:一方面,本文充分分析了多位扫描单元在交换过程中的各种限制,在基于扫描单元重连的可诊断性设计方法的基础上,提出了多位扫描单元的交换分配方案,该方法极大地增加扫描链电路中故障敏感扫描单元的数量。另一方面,由于电路中的扫描单元数目较多,当前实际工业生产中多采用扫描压缩技术将多条扫描链压缩进单个扫描通道,以降低测试数据量和测试时间开销。本文提出了在满足后端设计约束情况下,扫描通道划分成组的方法,该方法可以保证扫描压缩下的扫描链电路达到最优的诊断效果。在ISCAS’89和ITC’99的基准电路的实验结果表明,当电路中的多位扫描单元比例达到50%并且电路中出现固定型故障时,平均诊断分辨率为1.306（理想值为1）。对于SA0故障,平均诊断分辨率为1.279,对于SA1故障,平均诊断分辨率为1.333。当电路中的多位扫描单元比例递增时,即使达到100%,平均诊断分辨率仍然在3以下。