硬件是软件、网络和信息系统的根源,然而随着集成电路(integrated circuit,IC)的日益发展及其设计制造的全球化,当前硬件设计的安全性和可信性受到严重的威胁,如逆向工程、IC/IP(Intelligence Property)盗版等。近年来提出了的IC伪装技术有效地抵御了基于图像技术的逆向工程的电路剽窃,然而,此技术的安全性受到了基于可满足性(SAT)问题的攻击技术的威胁。最新研究提出一种基于最小项保护的伪装技术,能够较好的抵御SAT攻击。其原理是通过最小的扰动电路初始结构,使其增加或减少一个最小项,再使用一个特殊设计的伪装模块还原更改的最小项。此伪装模块的特殊结构使得SAT工具求解难度提高至指数级,从而有效地抵御基于SAT的攻击。为了进一步提升此伪装策略的安全性,保护电路关键信号量,提高芯片防攻击能力,本文对基于最小项保护的IC伪装技术进行研究,完成的工作主要包括:(1)对基于最小项保护的IC伪装策略进行安全性分析,并提出一种基于电路结构的攻击方法(DeCamo)。首先通过对此伪装策略的实现原理进行分析,然后采用通路敏化和逻辑蕴含技术研究逻辑门替换引起最小项扰动原理,并借鉴FAN算法主要思想计算出伪装电路中更改的最小项与逻辑门,从而恢复初始电路结构。通过在ISCAS89基准电路和openSPARC处理器电路上的实验表明,此攻击方法仅需数毫秒即可高效的破解IC伪装。(2)通过分析当前伪装策略存在的缺陷,针对伪装模块及扰动模块进行优化,提出改进的最小项保护伪装技术。针对电路输出扰动极小的缺陷,伪装模块优化技术通过更改伪装模块为非主输入非主输出的策略,极大的提高了电路输出扰动性。针对上文提出的攻击技术,扰动模块优化技术通过改进逻辑门替换后的结构性缺陷,使用功能相同而结构不同的电路替换普通逻辑门,达到隐藏被扰动的最小项的功能。通过相同的基准电路实验表明,此改进的伪装策略大大增强电路输出扰动性并且有效的抵抗去伪装技术的攻击。通过分析当前伪装策略存在的缺陷,针对伪装模块及扰动模块进行优化,提出改进的最小项保护伪装技术。针对电路输出扰动极小的缺陷,伪装模块优化技术通过更改伪装模块为非主输入非主输出的策略,极大的提高了电路输出扰动性。针对上文提出的攻击技术,扰动模块优化技术通过改进逻辑门替换后的结构性缺陷,使用功能相同而结构不同的电路替换普通逻辑门,达到隐藏被扰动的最小项的功能。通过相同的基准电路实验表明,此改进的伪装策略大大增强电路输出扰动性并且有效的抵抗去伪装技术的攻击。