机器学习已被广泛应用于许多不同的领域和系统中,其中,卷积神经网络算法被广泛地应用于人脸识别、图像处理、目标检测等领域。随着人们的需求越来越复杂,网络层数也在不断加深,卷积神经网络的训练和推理对硬件算力的要求也越来越高,运算功耗也越来越高。为了探索如何实现高性能、低功耗的卷积神经网络硬件实现方法,本文对比了不同的硬件加速平台,提出了一种基于中科院Seeta Face人脸识别项目的VIPLFace Net卷积神经网络的硬件加速系统,并基于Xilinx ZCU102 FPGA平台实现。该系统具有计算效率高、低能耗的优势。本文首先从卷积神经网络的基本原理出发,分析了卷积神经网络的训练和推理过程,以及卷积神经网络的基本组成结构,总结了卷积神经网络的特点。继续探究了中科院Seeta Face人脸识别项目,以及本文的加速系统设计所用到的卷积神经网络VIPLFace Net。其次,探索了卷积神经网络推理加速设计空间,重点分析了卷积层的计算特性,并对优化卷积计算的方法进行详细探究。通过分析不同循环展开方式对片外内存访问、片上缓存和计算效率的影响,选择了在输入通道上进行循环展开,通过分析不同的数据复用方案,选择了输入特征图复用,并提出了片外内存访问量的计算方法。依据加速空间探索提出的设计思路,设计了本文的卷积神经网络硬件加速系统。该加速系统通过AXI高速并行总线在FPGA和片外DDR上进行数据传输,设计了独特的片上数据存储方案,并提出了一种针对输入特征图通道数循环展开的计算方案,设计了144×144的并行计算单元,采用了乘加树结构以及流水线运行策略。本加速系统的源代码采用C++编写,在Xilinx SDSo C开发环境中,将C++代码进行编译、链接、转换为RTL,然后进行综合、布局布线,生成可作为启动引导的文件BOOT.BIN、image.ub,以及可执行文件,将这些文件复制到SD卡中,下板调试,查看加速结果。测试结果表明,该加速系统人脸特征提取的相似度为99.999%,与原始网络相差不到0.001%,工作在250MHz的频率下,VIPLFace Net卷积层运行时间约为0.155ms,比仅使用ARM A53时运行速度提升了约45倍。本系统板级动态功耗约为8.546W,远低于通用处理器的功耗,系统实时吞吐量达到189.84GOPs,与基于FPGA的相关加速方案相比提高了3.08倍。本设计的实验结果达到了设计目标,无论从加速性能还是系统功耗方面,都有很大的优化,在硬件资源受限的平台中,实现了一个高性能、低功耗的卷积神经网络硬件加速系统,在实际工程中有重要参考意义。