过采样∑-△ADC(Sigma-Delta Analog to Digital Converter)以其分辨率高、线性度好、实现成本低、对模拟器件要求不高、与CMOS(Complementary Metal Oxide Semiconductor)兼容性好等优点,在直流至音频的信号处理领域得到了广泛的应用。论文针对语音信号处理要求,确定了2-1级联的结构框架,综合考虑了系统设计要求和元器件的非理想因素,并利用MATLAB的Simulink进行了系统级建模和仿真,确定了系统中各模拟组成元器件的性能参数。在此基础上,采用了0.5um的标准CMOS工艺对系统进行了物理实现,设计了全差动的折叠式共源共栅运算放大器、锁存比较器、反馈DAC(Digital toAnalog Converter)等主要组成模块和带隙基准电压、非重叠时钟产生电路等辅助模块,并将其整合成完整的2-1级联∑-△调制器,进行系统的电路级仿真。最后利用MATLAB程序对系统的电路仿真数据进行处理,得到所设计调制器的主要性能指标。在完成了电路设计的基础上,本论文利用了Cadence版图设计工具对所设计的电路进行版图设计。本论文采用了TOP—Down的设计方法,明确了设计目标,减少了设计过程反复,提高了设计的成功率和效率。论文最终完成了一种用于语音信号处理的12位∑-△A/D调制器的设计,从仿真结果看,该调制器在电源电压3.3～5V的不同条件下都能良好工作,时钟采样频率为2MHz,在输入信号的频率为10kHz的条件下,能达到12位的转换精度,其信噪比为78db,动态范围为79db,功耗为1.2mA,符合预定的设计要求。