随着半导体集成电路进入纳米工艺,可制造性设计需求进一步突显出来。生产制造过程中存在的各种工艺参数变异或偏离问题使得成品率不断地受到挑战。在纳米工艺中,互连线的复杂度(密度)直接影响和主宰着电路的性能,因此有效的提取与模拟电路芯片互连线的寄生效应已变得不容忽视。目前的寄生参数提取缺乏对工艺偏离效应的考虑,由此而导致寄生参数提取仿真与时序分析不能客观地反映真实晶圆芯片电路的性能,设计验证与实测数据之间存在不匹配及不可预测性。这种不匹配严重地会直接导致产品失效,成品率下降。本文针对这一问题对寄生参数提取文件及流程进行优化,以提高其提取验证的可靠性。具体的工作包括：(1)在寄生提取工艺文件中模拟以下工艺参数变异(偏离)效应●实际的金属线宽●金属线边缘扩大●金属线宽变化引起的金属线电阻偏差●金属线密度引起的金属线电阻及厚度偏差●微负载效应对介质层厚度偏离的模拟●金属填充模拟(2)建立测试模型,以此对寄生参数提取仿真与流片测试的结果进行对比。基于寄生参数提取所面临的现状,本文研究了工艺偏离效应对寄生参数的影响,优化了寄生参数提取工艺文件的定义以模拟这些偏离效应,并将优化之后的提取结果同优化前与硅片实测之间的差异进行验证对比。结果显示,设计验证提取仿真结果与硅片实测结果之间的差异得到明显的改善。