∑-△模数(A／D)转换器是北京美新华微电子技术有限公司开发的一款单片集成电路。该电路是基于CSMC0.5μm的二层金属工艺，采用正向设计方法完成的。本论文(课题)的任务是“∑-△模数A／D转换器”中的部分电路—二阶∑-△ADC中抽取滤波器的设计。内容包括，编写抽取滤波器行为级的Verilog代码，对代码进行仿真，设计电路图，电路原理仿真，版图设计等。该抽取滤波器用于∑-△A／D转换器中，拥有较好的滤波能力，利用抽取技术对量化的模拟信号进行抽取，提高数据的精度。电路的性能为3.3V电压电源供电，信号来源于调制器的输出。输入信号位数为1bit，输出数字信号的位数要达到13bit，抽取率K=16。电路有三千多个元件。在参阅大量相关文献资料，分析电路原理的基础上，对实现电路主要的功能模块电路如编码扩展电路、全加器电路、分频器电路、积分器电路及微分器电路等作了原理上详细的分析。考虑到总体电路的正确性，编写了抽取滤波器的Verilog代码，在Modelsim上完成了对代码的验证仿真；在Hspice中完成了总体电路的仿真；代码验证的仿真结果与HSPICE中总体电路的仿真结果完全一致，最后完成了版图设计，版图也通过了LVS验证。