当今信息技术的发展及创新正使各个产业发生改变，在信息爆炸时代产生了海量数数据，对于海量数据的高效处理方法正成为目前的研究热点。然而，当今通用处理器的运算能力受到工艺尺寸的限制，已难以满足大数据处理的高性能需求需求。现代的FPGA芯片集成了越来越多的并行计算硬件资源，提供了强大的计算能力。采用CPU和FPGA构建异构多核系统，以CPU提供通用计算的能力，以FPGA芯片作为专用的硬件加速器成为了高性能计算领域的重要发展趋势。虽然CPU-FPGA异构系统在高性能计算领域具备诸多优势，但仍面临着诸多挑战，主要有异构核间通信问题，FPGA硬件编程困难，以及并行编程模型的开发等问题。本文针对CPU-FPGA异构多核系统展开研究，主要做出了以下工作:首先，针对CPU-FPGA异构核间通信的问题，本文提出了基于AXI总线和共享内存的核间高带宽通信方法，提供了CPU与FPGA之间的高速数据通路。第二，本文提出了一种基于高层综合的FPGA设计方法，简化了传统FPGA开发的硬件编程复杂度。第三，本文将FPGA动态可重构技术引入到异构系统中，实现了系统功能的动态切换。最后，在深入分析MapReduce并行编程模型之后，本文结合MapReduce并行编程模型的优点，提出了异构多核系统下的并行编程模型，将复杂耗时的数据处理过程转移到FPGA平台上运行，通过FPGA内部的并行和流水线处理，大幅提高了系统的运算速度。为了验证本文提出的异构系统和并行编程模型的性能，本文采用Xilinx Zynq异构多核处理平台，并且通过Sobel图像处理，柱状图，矩阵乘法等测试程序进行测试分析，结果表明该并行编程模型适用于这种CPU-FPGA异构系统，并且能够大幅提高运算速度，提供了较好的可扩展性和灵活性。