随着短距离无线通信技术进入前所未有的发展时期，伴随着3G的使用和后3G系统的日益逼近，WLAN和WPAN的需求和应用也在不断增长。人们相信，这两种类型的异构网络最终必将融合在一起。现在的短距离无线网络一般都是孤立地工作在室内家庭和办公环境中，或室外相对比较封闭的环境，尚没有与大型的无线广域基础设施集成，但这种现状有望随着超宽带技术的发展而被突破。在短距离无线通信领域，超宽带无线技术具有巨大的潜力。 在基于多频带OFDM联盟协议的超宽带模拟前端电路中，需要两个6～8比特分辨率、500MHz采样速率、低功耗的高速模数转换器(ADC)把接收到的模拟信号转换成数字信号。高速中等分辨率模数转换器在液晶显示驱动、数字示波器和硬盘驱动电路等方面也有着广泛的应用。同时，为满足电池供电的可携带通讯设备的需要，低功耗模数转换器也越来越多地引起人们的注意。 作为混合信号系统芯片设计中的一个瓶颈，高速模数转换器消耗大量的芯片面积、功耗和设计时间。在众多种模数转换器电路结构中，折叠内插结构具有高速、低功耗、面积小及易与数字工艺兼容等优点。在90年代中期以前，折叠内插结构的模数转换器基本上都是用双极型工艺实现的。由于CMOS2E艺的发展和设计技术的提高，现在用CMOST艺实现的折叠内插模数转换器越来越多。随着超宽带等技术的发展，要求模数转换器具有中等分辨率、高速、低功耗的特点。已有的研究结果显示，目前国际上单通道8比特分辨率的折叠内插模数转换器可以达到600MHz采样速率，208mW功耗的性能。与国际先进水平相比，我国研制的同等分辨率的折叠内插模数转换器仅可达到200MHz，181mW功耗的性能。因此，研究和发展新的高速、低功耗CMOS模数转换器电路结构，具有很好的理论研究价值和重要的应用背景。 基于上述研究背景，本论文对用于超宽带的8比特分辨率、500MHz转换速率、低功耗模数转换器进行了设计研究。进行了如下工作： l、提出了三种新型折叠内插结构，分别是：混合型二层折叠器、混合np型折叠器和相加折叠+电流内插+电压内插的3级结构。与传统折叠器相比，混合型二层折叠器和混合np型折叠器可以克服传统折叠器相加节点处寄生电容过大、功耗过高的不足。与传统1级折叠+1级内插的2级结构相比，相加折叠+电流内插+电压内插的3级结构可以避免高内插系数给单个内插带来的种种不利因素，从而大大降低模数转换器的整体功耗。 2、详细分析了折叠内插模数转换器的非线性失真，探讨抑制非线性失真的方法。在折叠内插模数转换器中，易引起非线性失真的模块有：参考电压产生电阻串、预放大电路、采样保持电路和折叠内插电路。 3、建立了行为级设计、晶体管设计和程序分析的设计流程。当模数转换器的电路结构以及时序选定以后，首先是结构设计，在MATLAB平台上进行行为级仿真；接着是电路设计及电路网表提取；最后对提取的网表模拟仿真，仿真结果用分析程序进行分析。 4、采用中芯国际集成电路制造(上海)有限公司O．18微米、3．3V／1．8V、单层多晶，四层金属的标准数字CMOS工艺设计了一个8比特分辨率、500MHz采样速率的高速CMOS模数转换器的完整电路，其中应用了混合型二层折叠器。电路动态特性仿真参数表明，在500MHz采样频率时，电路信噪失真比(SNDR)可达42．5dB@250MHz输入频率。