当集成电路设计进入20纳米技术节点的时候,其对应的半间距(Half Pitch,HP)是32纳米,而最先进浸入式光刻系统只能支持最大半间距40纳米,可见其没有足够的成像能力。深紫外(EUV)技术的曝光波长可以下降到13.5纳米,并且被认为是下代光刻技术的实际光源。然而在深紫外光刻技术适合大量生产前,需要一个合适的曝光技术来弥补浸入式ArF和深紫外扫描仪之间的空白。双重图形技术(Double Patterning Technology, DPT)是这样一种延长浸入式ArF系统可用性的技术。值得注意的是,DPT放宽了电路版图的最小间距。因此水介质浸入式ArF系统能够延伸到32纳米技术节点以下。DPT只需对现有光刻基础设施进行很小的改动,就可以有效填补更小节点的光刻技术空白。本论文阐述了DPT在EDA后端设计中理想的解决方案是从布局布线阶段开始将DPT考虑进去,接着进行快速的、独立的一致性检查,从而能够在设计早期发现问题。另外一个关于物理实现的关键因素是对DPT效应的提取。这些效应需要准确的建模从而保证准确的时序签核。Synopsys的IC Compiler布局布线通过使用相关技术规避双重图形违规(DRC violation)和遵守半导体晶圆代工厂(Foundry)指定的双重图形设计规则,从而自动兑现双重图形需求。从布局开始,双重图形间距就被用来阻止由于标准单元(Standard Cell)相邻而引起的双重图形规则违规。布线通过额外考虑双重图形路径资源来识别出拥堵点,且这个拥堵点地图还能够用来调整平面图或者在布线早期实施拥堵移除。而后布线阶段可以预防、探测以及纠正双重图形路径违规。用户可以调用同步(In-Design)物理验证工具IC Validator使用设计规则检查签核检查版图,从而在IC Complier中加速设计规则收敛。该同步技术通过IC Validator和IC Compiler的密切合作,从而为20纳米设计提供了高度有效的解决方案,物理验证对DPT的解决方案包括库单元的着色、DPT一致性检查和自动修补技术,该一致性检查保证版图可以被分解成两个分立的图形。StarRC作为工业界领先的寄生参数提取工具,知道如何为DPT效应准确的建模,从而使得签核结果能够跟硅片密切的匹配。