现场可编程逻辑门阵列(FPGA)作为一种可编程逻辑器件，具有高度的灵活性，能够用于实现任意的数字电路设计。然而FPGA的灵活性是以性能、面积和功耗等为代价的，导致了FPGA与ASIC在电路实现的性能、面积和功耗等参数指标上存在巨大的差距。作为FPGA的基本逻辑单元，可编程查找表单元具有高度的灵活性，能够实现任意电路的逻辑功能。高度的可编程能力同样导致了查找表结构在性能、面积与功耗上的开销，因此，如何有效改善现有查找表结构已成为缩小FPGA与AISC差距所必须要解决的问题。　　在本论文中，我们着重于FPGA基本逻辑单元结构与相关映射算法的研究探索，以提高基本逻辑单元的性能、面积与功耗等参数。总而言之，本论文主要从以下两个方面来实现对FPGA基本逻辑单元结构的设计与优化:i）从系统层次和逻辑结构层次两个角度对现有的查找表进行结构设计与优化;ii）通过对非查找表结构映射算法的改进来促进非查找表结构在FPGA上的研究与应用。　　作为FPGA结构设计优化的第一步，我们首先从系统结构层次上对FPGA进行了结构探索研究。本论文采用基于可拆分查找表的FPGA架构作为研究基础，通过结构参数对FPGA架构设计影响关系的分析，本论文总结出了查找表输入共享率、查找表尺寸与逻辑簇尺寸这三个参数对FPGA结构的影响关系。基于对以上影响关系的分析，我们总结出了一组结构参数值，能够为不同优化目标的FPGA结构设计提供参考选择。除了结构层次的优化设计，本论文还从查找表的逻辑结构层次着手来实现对FPGA结构的优化。本论文的研究过程中提出了两种类似查找表的基本逻辑单元结构，分别称作“内建级联可拆分查找表”和“稀疏查找表”。通过对查找表逻辑结构设计的研究与FPGA映射算法的优化，这两种类查找表结构与传统查找表结构相比，具有更高的性能与面积效率参数。　　无论对查找表单元结构和CAD辅助设计算法如何改进，查找表结构本身的低效率特征仍然限制了FPGA在性能、面积和功耗上的改善，使得FPGA与ASIC之间仍存在巨大的差异。2012年瑞士洛桑理工学院提出了“与非锥(And-Inverter Cone，AIC)”，这种深度约束型逻辑结构在提高FPGA性能、面积和功耗等指标上展现出了可观的潜力。为了改善基于与非锥单元FPGA结构的性能与面积，同时促进非查找表单元结构的研究与应用，本论文提出了一种适用于深度约束型逻辑结构的FPGA映射算法。论文中我们阐释了传统映射算法在移植到深度约束型逻辑结构的过程中所面临的各种关键性问题，以及本论文算法如何解决这些关键问题从而实现了对深度约束型逻辑结构的支持与优化。本论文所提出的映射算法不仅适用于与非锥结构，还能用于其他类似的深度约束型逻辑结构的探索优化。我们希望通过新结构映射算法的研究探索，吸引更多的FPGA研究设计人员参与新型FPGA逻辑单元结构的探索研究工作。　　论文的最后部分对我们在FPGA测试技术上的研究工作进行了详细介绍。由于实际设计制造环境的非理想因素，FPGA芯片在制造过程中不可避免的会出现制造故障而导致的芯片失效。而芯片测试作为保障FPAG产品质量的最后环节，同样也是FPGA研究与设计中的关键问题。本论文的研究中，我们首先对已有的测试研究工作进行了调研，并很快发现了研究成果与实际测试过程之间的差异。为了消除研究与实际测试间的差异，我们首先将现有的研究工作拓展应用到了当前主流的FPGA结构上，并且根据FPGA芯片的结构特点与应用需求，提出了两种不同的测试应用方案。在测试方案的设计分析过程中，我们详细描述了每一种测试方案在测试过程中会遇到的问题以及其相应的解决方法。通过对两种不同特点的测试方案的选择，测试工程师能够更加高效地开展FPGA芯片测试工作。