随着微电子技术的飞速发展，以互补金属氧化物半导体(CMOS)技术为主的集成电路技术已经进入纳米级。特征尺寸的不断减小使得摩尔定律受到严峻挑战。高速系统中物理极限引起的量子效应以及高频信号完整性问题制约了集成电路的发展。取代单核单层设计的多核多层设计成为高密度，高速度和低功耗系统的最佳解决方案。因此，三维集成被认为是解决这些问题的关键。与传统的二维集成电路相比，基于垂直层间互连的TSV技术可以提供大量的输入/输出端口，有效地减少了寄生效应，系统功耗和互连延迟。此外，三维集成电路有望用于不同技术的异构集成(如逻辑电路，存储器，射频电路，模拟电路等)从而实现高性能和紧凑型。基于TSV的三维集成电路使用金属填充的通孔来实现更短的互连，从而降低互连延迟和功耗。通过不同层的垂直叠加提高了集成密度，使系统性能更加强大。另一方面，大量互连引起的传输延迟和干扰噪声越来越严重，门延迟成为决定电路性能的关键因素。基于硅通孔的三维集成电路(3-D IC)互连技术，将具有不同功能的异构芯片垂直叠加，实现三维互连。它可以大大缩短全局互连的长度，提高信号传输的带宽和速度，提高系统的集成度和芯片利用率，从而大大降低互连时延、寄生效应和功耗。三维集成电路的这些基本优点使得其电路性能、体积和重量远远优于二维平面集成电路，这是集成电路的进一步发展和片上系统(System on Chip)的实现，并使得摩尔定律继续有效。为了适应大规模的三维集成电路系统，三维集成电路和TSV的设计显得愈发重要。
　　三维多层异构集成对信号完整性提出了更高的要求。本文揭示了TSV在高速时变信号下电学性能的演化规律，建立并验证了相应的电学特性物理模型；在此基础之上，提出一种新型的适用于高速微波系统的屏蔽对硅通孔(SPTSV)，该结构具备差模和共模传输的优越特性和高抗干扰能力；完成了匹配于差分系统的插入硅及电浮硅SPTSV的设计与模拟；揭示了高频-高温及强电磁干扰条件下SPTSV的微观变化机制；基于高速差模及共模系统特征，推导了具备普适性和鲁棒性的物理模型。本文研究内容为今后三维纳米级集成可靠性及电路应用提供了实践基础与理论依据。主要的研究内容及成果可以概括为以下部分：
　　鉴于在高频时钟和高密度集成系统中信号完整性引发的问题，文中提出了适用于共模传输和差模传输的屏蔽对硅通孔(SPTS V)。针对高速三维系统中信号完整新问题，基于频域下麦克斯韦方程及二维波动方程推导了SPTSV的精确阻抗模型。考虑线间邻近效应及介质涡流效应，推导了精准的SPTSV的二维电磁分布模型。重点研究了全波段SPTSV导体，衬底及屏蔽层寄生阻抗的电学特性。揭示了等效电阻及电容在宽频带范围内的变化规律。
　　基于二维波动方程和瞬态MOS机制，建立了SPTSV界面的介电弛豫模型。同时对介质中的频率-温度响应和界面弛豫极化进行了研究。此外，并准确地提取了MOS界面的寄生电容及电导。此外，对SPTSV的频率温度响应和衬底驰豫效应进行了进一步的实验验证。有限元分析表明文中所提出的解析模型在高达300GHz的频带范围内都具有良好精度。在此基础上，以不同几何参数和材料参数为变量，文中进一步揭示了SPTSV的电压和频率依赖的界面导纳变化机制。揭示和深入分析了载流子迁移率和氧化层电荷对频域特性的影响。
　　在多传输体系结构中，传统的简化等效电路模型将无法精确表征高频介质损耗和线间耦合效应。因而在高频系统和大规模集成中，一种精确有效并适用于捕获系统互连的电磁热机制和衬底驰豫效应的算法成为迫切需求。基于二维时变场和瞬态极化机制同时考虑邻近效应和涡流效应，文中推导出SPTSV的超宽带电磁-热模型。利用介电特性捕获的电磁分布，以几何及材料参数为变量，提取出了SPTSV无源硅插入层的寄生导纳。随后以不同物理参数为变量深度分析了衬底载流子及温度对介质损耗的影响并揭示了衬底电导率随频率-温度变化的物理机制。
　　基于上述效应推导出衬底阻抗，本文提取了精准且具备普适性的TSV及衬底寄生参数。比较分析表明，该模型拥有理想的精度，并与有限元方法(F EM )和解析计算匹配完好。基于推导出的S参数和差模特征阻抗，深入研究了几何参数和材料参数对的频域特性和衬底特性的影响。搭建时域仿真平台，向攻击TSV输入脉冲信号并测试受主TSV近端，远端及衬底噪声串扰，同时深入分析寄生参数变量对该结构时域特性影响。
　　基于前文研究，将TSV作为加固方法，提高MOS器件及集成电路的可靠性。文中揭示纳米MOS器件单粒子辐照损伤的微观机理，通过模拟分析SiMOSFET器件中的单粒子瞬态效应(衬底掺杂浓度及单粒子入射能量与器件损伤)，并验证漏斗模型的正确性。其次，基于物理模型及单粒子对器件的损伤机制，提出具有TSV漏墙加固结构的抗单粒子辐射效应NMOS器件结构，仿真结果表明，TSV结构加固的器件与传统结构器件相比具有更好的抗单粒子辐照能力。