模数转换器（Analog to Digital Convertor,ADC）作为模拟信号与数字信号间的纽带,是现代电子信息系统中的重要芯片。在众多的模数转换器架构中,流水线型模数转换器（Pipelined ADC）在精度、速度、功耗等方面实现了良好的折中,因此在仪器仪表、现代通信等领域拥有广泛的应用。运算放大器是流水线ADC中采样保持（Sample-and-Hole）电路以及乘法数模转换器（Multiplying-DAC,MDAC）的核心模块,其非理想因素及性能指标将直接影响流水线ADC系统的整体性能。作为主要的有源电路,运算放大器也消耗了大量的功耗。研究实现高增益、高带宽、低功耗的运算放大器对提升流水线ADC的性能具有重要意义。论文首先介绍了流水线ADC的基本原理及相关性能指标,介绍了每级位数的分配、MDAC模块等对运算放大器指标影响较大的技术及电路。重点对目标ADC中运算放大器需要满足的指标进行了理论分析,对比了几种常用的运算放大器拓扑结构,并对低功耗的开关运放技术进行了介绍。论文基于40nm CMOS工艺,1.8V电源电压,设计了一款适用于1GS/s 14bit流水线ADC的运算放大器。ADC的子流水线级均采用2.5bit MDAC结构。综合考虑14位分辨率所需的增益要求及1.6V的差分摆幅,运算放大器采用两级架构。为提高电流效率,降低功耗,第一级与第二级均采用NMOS管与PMOS管双输入的推挽式结构。第一级放大器采用增益自举技术以提高了增益。为进一步降低运算放大器平均功耗,加入开关电容动态偏置电路,在采样阶段部分关断运放,在不明显影响运放建立特性的基础上,优化了运放的功耗。论文基于原理图的设计与前仿真迭代,完成了运算放大器及MADC整体版图,其中运放版图面积约105μm×76μm,MADC整体版图面积约150μm×140μm。后仿真结果显示,运算放大器实现了开环增益93.3d B,增益带宽积25.3GHz,闭环带宽处的相位裕度72°。加入动态偏置电路后,平均功耗68.4m W,相比于未使用动态偏置电路时的96m W,功耗降低约28.7%。输入信号频率在低频到1.5GHz范围内时,MDAC1满足SFDR大于75d B,ENOB大于11bit的性能要求。