论文部分内容阅读
人类所认知的是自然界语言，机器能处理的是数字信号，为了使自然界语言与机器语言快速有效连接起来，这就需要一个中间媒介，也就是模数转换器和数模转换器。随着工艺进入超深亚微米水平，大规模集成电路也快速发展，数字电路规模早已突破千万级，模拟电路的转换速度也突破了GHz，作为数模混合电路的代表ADC也得到了快速发展，但在高端信息处理应用领域，我国自主研发的ADC依然是瓶颈，在一定程度上限制了整机系统的发展。本论文针对上述问题，基于0.35μm BiCMOS工艺开展了8位2GSPS超高速ADC的研究与设计，依据本单位积累与掌握的技术水平和成功开发其它高水平ADC的基础上，对8位2GSPS折叠内插超高速ADC结构算法和电路实现进行了深入分析与研究。主要内容为：1.研究了ADC采用的整体架构。在0.35μm BiCMOS工艺水平下，直接实现2GSPS采样率很难，因此本文采用2通路子ADC分时采样结构，把模拟电路的转换速度降到1GHz，增加电路实现的可行性，每通路ADC又采用高速ADC中常见的折叠内插结构。2．研究了基于0.35μm BiCMOS工艺下的折叠内插结构ADC。提出了高3位粗量化和低5位折叠细量化的总体设计思路，深入推导了从模拟信号输入到数字二进制码输出的过程。3．在理论推导的基础上，对折叠内插电路的具体实现进行了深入研究，根据BiCMOS工艺特点，设计了全新的折叠电路，大大简化了电路结构，并有效提升了折叠电路的转换速度。4．为了使设计的ADC具有良好性能，在深入分析各种使ADC性能下降的误差源基础上，开展了对折叠内插电路的数字校正研究，用来消除折叠电路中的各种失调误差、增益误差和匹配误差。5．基于本论文，开展了对超过2GSPS采样率ADC的封装建模研究和测试研究，有利支撑了论文设计的顺利完成，和验证设计结果的有效性。6．在484MHz正弦输入下进行2GSPS采样，SFDR为52dB，SNR为45.84dB，有效位7.32位，DNL≤±0.4LSB，INL≤±0.5LSB，超过设计预期目标。