雷达时序控制系统是机载成像雷达的重要组成部分。机载成像雷达在时控系统产生的定时脉冲作用下,获得距离向与方位向的相参信息,实现合成孔径成像。本文依托某机载雷达研制项目,利用单片大规模可编程逻辑器件实现雷达时控分机系统设计,并通过仿真结果验证了设计的正确性。雷达时控分机系统设计主要包括VME接口逻辑设计、定时脉冲产生逻辑设计、同步串行通讯口设计和FPDP收发模块设计。首先,对VME总线接口进行了深入分析,包括数据传输总线和优先级中断总线的操作原理与运行机制,为VME接口逻辑设计提供了基础。针对高速大吞吐量的数据传输,对FPDP总线进行了简单介绍,并着重分析了单帧模式下的数据传输方式。另外,本文还对可编程逻辑器件的相关开发技术进行了介绍。最后,详细地介绍了雷达时控分机各模块的逻辑实现,给出了相关的仿真波形。单片大规模可编程逻辑器件实现雷达时控分机系统的设计简化了电路板设计,使系统具有很强的扩展性,对类似的雷达时控分机设计具有较高的参考价值。