论文部分内容阅读
随着科学技术的发展,特别是数字信号处理、通信系统的高速发展,对作为模拟信号与数字信号转换接口的模数转换器也提出了越来越高的要求,主要是高速度、高精度及低功耗的模数转换器的设计。由于在各类模数转换器结构中流水线模数转换器能够实现高速与高精度间最好的折中,因此,本论文将详细分析流水线模数转换器中各类误差和噪声,建立其详细的功耗及噪声模型,采用级精度分布理论和电容缩放技术,最终得到基于工艺条件的功耗最优化架构及各级流水级设计指标。同时,提出针对流水线模数转换器流水级电容失配及运放失调引起的不连续误差和增益误差的数字校准算法。本论文利用数学运算软件Matlab及其组件Simulink设计了一款14比特10MHz采样率流水线模数转换器,搭建其功耗优化模型确定其整体系统架构为12级1.5比特流水级和1级2比特流水级结构,同时,针对第一级1.5比特流水线采用本论文所提出的数字校准算法,在一定引入电容失配误差和运放失调误差的情况下,通过行为级建模仿真验证了提出的数字校准算法的有效性和可行性。根据所确定的功耗最优化系统架构、各级流水级设计指标、数字校准方案,基于CSMC 0.5μm单层多晶、三层金属CMOS工艺实现了一款14比特分辨率、10MHz采样速率的流水线模数转换器,芯片核心部分面积2.26×3.05mm2,模拟5V电压、数字3.3V电压供电情况下整体功耗为308.96mW。测试结果表明:静态参数微分非线性(Differential Nonlinearity,DNL)、积分非线性(Integral Nonlinearity,INL)分别由校准前+2.39/-1.93LSB、+8.58/-3.57LSB提高为校准后+0.81/-0.91LSB、+1.47/-1.99LSB,动态参数无杂散动态范围(Spurious Free Dynamic Range,SFDR)、信噪比(Signal to Noise and Distortion Ratio,SNDR)、有效比特数(Effective Number of Bits,ENOB)分别由校准前66.47dB、62.36dB、10.06bit提高为校准后79.61dB、72.83dB、11.81bit。