计算机体系结构在过去几十年的计算机发展历史中不断的演化更替,催生出了种类繁多的计算机指令集架构。现今存在着多种主流的计算机指令集架构,如x86、ARM、MIPS、Open RISC等。迈入21世纪以来,简洁明快的RISC指令集开始成为微处理器设计的主流,而现存的RISC指令集如MIPS、SPARC、ARM等则或多或少存在着历史遗留的缺陷,为了解决这一问题,伯克利大学在2010年启动了第五代的RISC项目,设计了全新的RISC-V指令集架构,其特点是免费开源以及提供了许多现代化微处理器设计的技术特性,包括可选的扩展指令集、自定义指令功能以及用户与特权架构分离等。基于以上的特性,RISC-V微处理器正迅速占据着除桌面型微处理器以外的市场。与此同时,随着微处理器架构复杂程度的不断提升,对微处理器进行设计的工具与框架也面临着随之而来的效率与生产力的挑战,传统的集成电路设计工具与方法学如基于Verilog/System Verilog的瀑布设计模式开始变得捉襟见肘。另一方面,伴随着基于敏捷硬件设计方法学设计工具如Chisel、Spinal HDL的兴起,基于高级编程语言并吸收了软件工程学方法的各类新兴硬件设计工具及框架开始逐步被学术界以及工业界所接受。本文设计并实现了基于RISC-V的开源面向嵌入式场景的DSP微处理器及其So C,其实现了RV32GCP指令集架构,在性能上能够对标ARM专为嵌入式设备设计的微处理器Cortex-M3。该微处理器能够丰富当前国内开源RISC-V DSP微处理器的不同实现,为业界提供更多样的DSP RISC-V处理器软核选择。同时,本文还提出了用于构建该微处理器的硬件设计与验证框架Py HCL,Py HCL是第一款基于Python的RTL级硬件构造语言,相比于Chisel,Py HCL提供更为简单易用的用户接口,较短的学习曲线以及完整的Python特性支持。其效率要优于Chisel,且相比仅支持单元测试的Chisel,Py HCL具有完整的验证环境支持,包括单元测试、功能测试、差分测试等。本文由两大主要部分组成:一是基于RISC-V的DSP微处理器,二是本文提出的敏捷硬件设计工具Py HCL的设计以及验证工具链。