随着多媒体技术的发展,人们对语音编码提出了更高的性能要求。G.729语音编码算法能够在保证很高的语音质量的同时,以低延时,低码率进行语音压缩。但是目前DSP硬件实现G.729存在一定的性能极限,已经不能满足最新工程的需求。基于FPGA/ASIC实现G.729编码算法显得尤为迫切。论文首先详细分析了 G.729语音编码算法的基本原理。然后,用软件仿真了 G.729算法的实际性能,验证了编码算法。为后续硬件的实现以及验证,提供了理论基础和数据参考。论文基于Vivado HLS高层次综合工具设计了 G.729编码器IP核。调整C代码后移植到HLS平台,经过综合、联合仿真、IP核封装等步骤,最终生成了 G.729编码算法IP核,可在Vivado平台下后续硬件开发中使用。为了驱动IP核工作,利用Verilog语言设计了 IP核外围电路,并与IP核构成G.729编码验证系统。为了进一步缩短算法延时,降低硬件资源占用,利用Verilog语言设计了 G.729编码算法中线性预测部分。采用自顶向下的设计方法,对线性预测系统按功能划分模块,设计完成了预处理滤波器模块、加窗模块、自相关模块、林文孙—杜宾算法模块。在Vivado平台下完成了各模块以及系统的仿真,并给出相应的仿真结果。论文对上述两个系统分别进行了设计综合、布局布线,给出了综合报告,在Xilinx公司的KC705开发板上进行了硬件验证,使用在线逻辑分析仪抓取信号,硬件结果与软件仿真结果一致,表明硬件功能设计正确。最后,论文指出了设计中的不足之处以及今后进一步研究的方向。