随着无线通信技术的发展,对通信系统的容量和质量的要求也越来越高。现代通信中为了追求更高的频谱效率,广泛采用高阶调制技术,如QAM、QPSK等。高阶调制技术具有较高的频谱利用率,但具有较高的峰均比,对系统的非线性较为敏感,尤其容易受到功率放大器的非线性失真的影响,因此如何克服无线通信系统中的非线性失真是目前无线通信发展的重要课题。在多种功放线性化技术中,数字预失真的实现方法简单、成本低、灵活度高、且对强非线性的功放具有较好的效果,受到了最多的关注及研究,被视为最有前途的一种功放线性化技术。本文通过对数字预失真实现技术的研究,在FPGA上搭建完成可移植数字预失真模块,在关键模块的设计中,总结分析理论算法的结构,并针对FPGA资源的有限性,提出改进方案。首先研究了功放的记忆多项式模型,根据算法结构,对其在FPGA上实现的功能进行模块划分,主要分为：预失真器,数字下变频、控制模块、可选削峰模块及系数估计模块,并对各个模块的结构及实现方法进行了详细设计。本文提出了一种预失真器可选结构,可根据FPGA资源占用情况灵活选择；在系数估计中,采用分段处理的方法,大大减少了内存占用；并在环路延迟中增加一种校正算法,改善由于I/Q不平衡造成的预失真效果恶化,从而大大增加了系统稳定性。最后搭建了数字预失真系统平台对预失真模块进行性能验证,并分析测试结果。测试结果表明,设计达到了预期目标。