论文部分内容阅读
基于边界扫描的内建自测试技术在诸如电子系统、电路板、集成电路的生产测试过程中有着广泛的应用。它们对缩短产品的综合生命周期成本有着重要的意义。随着集成电路的集成度和生产工艺水平的不断提高,使在一个半导体芯片上实现系统级的集成已成为可能,数字电子技术已进入片上系统(System on a Chip)时代。与此同时,片上系统的测试问题也随之产生,基于边界扫描的内建自测试技术为片上系统的测试提供了新的解决方案。本文在分析边界扫描测试技术的基本原理和IEEE1149.1 标准的基础上,在FPGA 上实现了一种基于微处理器控制的适合在线自测试的嵌入式边界扫描内建自测试模块。并针对嵌入式目标跟踪系统在硬件上要能满足一定可靠性的要求,将设计的边界扫描内建自测试模块融入硬件设计中,来提高系统的可靠性和可测性,实现对嵌入式目标跟踪系统的故障检测和诊断、故障屏蔽冗余和系统重组与恢复的功能。跟踪系统包含Nios 处理器系统、图像采集和显示模块、外部通信模块等,硬件电路的验证在Altera 的FPGA 开发板上完成,利用Nios 处理器来完成主要的跟踪算法。基于边界扫描的内建自测试系统模块包含Avalon总线接口、FIFO接口、CRC 校验等模块,通过它们和Nios 处理器系统进行数据交互,完成一定的测试功能。测试系统通过JTAG 接口和并行接口与PC 机端的主控程序进行通信。主控程序负责控制测试系统的工作,完成数据的读入读出。测试系统可以在主控程序的控制下工作,也可以利用Nios 处理器和保存在片上RAM 中的测试程序完成自测试功能。本文针对嵌入式目标跟踪系统的测试问题,利用基于边界扫描的内建自测试技术实现了一种较好的解决方案。实验结果显示,测试系统能够完成预定的测试功能,对片上系统的测试具有一定的参考价值。