视频压缩是近年来在视频传输和视频显示领域中最广泛采用的技术,随着4K视频的飞速发展,高清视频压缩和解压缩在视频显示的相关产品中占有越来越重要的地位。本文描述了高清视频压缩电路的设计过程和实现过程,主要完成了功能仿真的前端设计和综合、布局布线的后端实现。在前端设计过程中,创新性地采用传输视频数据的真实值和预测值的差值的方法来实现帧内压缩,确定了电路的整体结构,完成了预测模块、重建和生成差值模块、平坦化判定模块、索引颜色历史数据更新模块、预测模式选择模块、VLC(Variable length code)编码模块、码流控制模块等模块的设计。同时,在这一过程中对电路整体和各个部分进行了测试仿真和错误调试,此外还将整体放到了HDMI应用系统中进行仿真调试,最终确保了前端设计电路功能的正确。在后端实现过程中,用Cadecce平台下的RC工具对压缩电路进行综合,综合后产生的网表和时序文件导入到encounter工具中,最后在encounter下布局布线生成最终的版图。在这一系列过程中,如果发现时序有错误,则重复前端设计的过程修改设计直至没有时序错误为止。对于建立时间的错误,采用将大的组合逻辑运算拆分成在两个时钟周期内完成的方法进行修正;对于保持时间的错误,采用插入驱动单元的方法进行改正。综上所述,前端设计完成了将高清视频数据流进行实时压缩的功能,后端流程实现了从功能网表到生成可流片的版图的过程。经过最终测试,高清视频帧内压缩电路独立工作性能良好,而且在HDMI芯片系统中能够稳定工作。