时间数字转换器被广泛应用在全数字锁相环中并作为其中最重要的模块,之前传统的锁相环采用的电荷泵结构面临着相位噪声性能不足的问题,同时高速振荡信号统一分配机制也需要进一步的研究。目前高性能时钟技术已经有了长足的进步,旋转行波振荡器由于其低偏斜、低抖动的优点,受到人们的极大关注。此外,将旋转行波振荡器高速振荡信号转化为时间量也是研究的热点和难点。将该时间数字转换器分成旋转行波振荡器和锁存器两部分讲述,对振荡器基本原理进行了介绍。旋转行波振荡器分为振荡电路、负阻补偿单元和输出缓冲电路组成。振荡电路为莫比乌斯环状首尾交叉连接的金属传输线,以寄生电容、电感构成振荡网络。负阻补偿单元采用电流源控制的交叉负阻,该结构可以调控负阻大小。缓冲器还包括12位调谐电容阵列,低4位电容为全定制MOM电容,高8位为PMOS管电容连接方式构成的电容阵列。通过NMOS开关控制并联进谐振腔的电容,可以粗精调振荡器的振荡频率。对传统结构锁存器进行分析,通过增加放电路径来降低延迟和偏移电压,通过在尾电流源下增加电荷控制泵来优化回踢噪声性能,另外考虑到PVT偏差的影响,将电荷泵内的电容设计成4位MOM电容阵列。接着给出了各个电路模块的版图设计,为避免锁存器晶体管开关活动干扰振荡器工作,锁存器版图需要添加由相反极性时钟控制的虚拟单元。另外还需要根据版图布局设计匹配的时钟树和同步时钟缓冲器,在时钟树穿越传输线和负阻单元区域时需要用金属连接到地将其作屏蔽保护。该时间数字转换器核心版图面积为564μm×564μm,加上连接引脚后的面积为743μm×743μm。最后是电路的仿真结果,旋转行波振荡器稳定振荡的幅值为300m V,调谐频率范围为10.24-12.21GHz,最低控制位调谐精度为78.8KHz,最高位调谐频率为649.8MHz,相位噪声变化范围为-108～-120d Bc/Hz@1MHz,一次谐波功率为6.92d Bm。锁存器延迟为205ps,偏移电压为0.578m V,工作时功耗为247μW,相对于传统结构锁存器,回踢噪声下降了大约5m V。该时间数字转换器的相位精度为π/32,时间精度为1.28～1.53ps。