射频识别技术(Radio Frequency Identification,RFID)作为物联网感知层的关键技术之一越来越受到人们的重视。但传统RFID技术的发展与应用正逐渐面临着瓶颈,如对于RFID的技术标准,国际上目前还是难以做到统一;传统RFID标签中采用的电子可擦除可编程只读存储器(Electrically Erasable Programmable Read Only Memory,EEPROM)由于在性能、功耗、工艺兼容性等方面的问题,已逐渐无法适应更高的要求和更新的工艺;由于缺乏新工艺的解决方案,RFID标签的成本也始终高居不下。针对以上问题,本文结合新型阻变存储器(Resistive Random Access Memory,RRAM)在读写速率、读写功耗、单元面积和CMOS工艺兼容性等方面上优势,研究了基于RRAM的RFID标签芯片数字基带电路的设计与实现。本文主要的研究内容如下:本文将ISO/IEC 14443近场通信协议的1~3部分作为所设计的RFID标签芯片设计标准,完成了RFID标签数字基带和相应测试平台的设计。首先,本文分析了ISO/IEC14443协议的信号接口、初始化与防冲、状态跳转等内容,并制定了芯片的指令集、设计功能、接口标准等需求。第2步,本文分析了芯片的整体架构,并介绍了射频前端电路、RRAM及其外围电路等主模块的结构及其功能。然后,作为本文的设计重点,本文根据自顶向下的设计思想将芯片的数字基带部分划分为改进Miller解码器、校验模块、主控模块、响应处理模块、RRAM控制模块、加/解密模块、Manchester编码器和测试接口模块等若干个子模块,并确定了它们之间的接口标准。接下来本文使用Verilog HDL分别完成了子模块和顶层模块的设计。在随后的工作中,本文使用Design Compile工具对数字基带进行了物理综合并生成门级网表,随后使用IC Compile对设计进行了物理实现。最后,本文对设计进行了物理验证、静态时序分析(Static Timing Analysis,STA)和动态时序仿真(Dynamic Timing Analysis,DTA)等验证工作。结果表明,本文中设计完成的RFID标签数字基带电路能够正确地完成指令集规定的预期功能,且符合ISO/IEC 14443协议和最终签核(sign-off)标准。