集成电路和IP(Intellectual Property)核在快速发展的同时,带来的网络安全事件也是层出不穷,有些网络Hacker会利用IP核设计的缺陷、系统的后门,以及安全漏洞在程序中植入硬件木马进行攻击,进而改变电路的功能,这使得芯片和硬件设备的安全性受到了很大的威胁,尤其是密码芯片,攻击者能够在芯片中植入恶意的硬件逻辑,然后获取使用者的密钥信息,利用密钥盗取更多有价值的信息。基于此,本论文选择了128位AES加密算法作为硬件木马的载体,在以Verilog语言编译的IP软核中植入硬件木马,在Quartus Ⅱ软件中完成硬件木马的IP核的设计和验证。由于硬件木马具有隐蔽性、检测的难度较高,因此本论文从芯片设计的源头IP核方面来进行硬件木马检测。在预处理过程中,通过在IP软核中载入硬件木马前后的多实例验证,建立硬件木马特征库以及完成功能完整性分析的验证,而对于木马检测这一过程,则是建立了一种基于信息流图的粗粒度木马检测的模型和方案,通过将各模块的调用关系作为权值,查找可疑的模块,初步定位硬件木马。另外,还提出了将代码覆盖率、信号翻转率、信号与时钟延迟、运行功耗与版图分块这五个因素相结合来检测硬件木马的细粒度检测方案,通过比较硬件木马载入前后表现出的异常和特征差异,从而更加精确地定位硬件木马的位置。最后,则是开发出了一个能够检测硬件木马的软件平台,方便检测结果的可视化呈现。