论文部分内容阅读
随着计算机和信息科学的飞速发展,数字信号处理器技术应运而生并且得到迅速发展.在这样的形势下,开展DSP领域的技术研究是很有现实意义的.该论文介绍了对原有可重构DSP设计的补充工作,讲述了对基于全定制RAM设计的DSP结构做优化,包括完成了优化后的结构设计和VLSI实现.首先该论文介绍了基于全定制RAM的可重构DSP的体系结构,并且讲述了这种结构中可编程输入单元(PIU)的设计,和FIR功能设计.完成系统的调试工作,并对系统建立仿真测试平台,进行功能验证.其次,该论文介绍了可重构DSP的优化设计,这是基于TSMC25工艺生成RAM结构的可重构DSP设计.这种优化设计能够处理3通道每通道2幅图象的数据.优化结构中的存储器采用的是由ARTISAN工具自动生成的RAM单元,并且在优化设计中采用了Buffer单元的缓存结构代替了原设计中乒乓RAM结构.然后,论文介绍了对优化结构中各模块所做的RTL级设计,其中包括输入数据控制和缓存单元(Icbu)、地址产生单元(Addr_generator)、RAM控制输出单元(Ram_ctrout)、RAM控制输入单元(Ram_ctrin)、时钟产生单元(Clkgen)等等.RTL设计完成以后,对优化结构的DSP又做了仿真验证工作.接下来,该论文介绍了对优化结构的RTL级代码的综合.综合工具采用的是Synopsys公司的Design Compile.把得到的门级网表在60MHz的时钟频率下做门级仿真,验证综合后的电路功能.最后,该论文用TSMC25工艺库,完成优化结构的版图设计.采用Cadence公司的Silicon Ensemble工具完成对DSP的布局布线,并对版图做了验证.提取寄生参数,完成优化结构可重构DSP的后仿真.同时,为了评价这种优化结构的实现性能指标,又扩展了基于全定制RAM结构的可重构DSP功能,使其能够处理3通道,每通道2幅图象的数据.比照优化结构DSP设计和基于全定制RAM结构的DSP设计,作出了结果对比分析.