物联网技术发展迅速，正逐步应用在各个领域中，而作为物联网核心技术之一的UHFRFID（超高频射频识别技术）正在迅速发展，成本更低、性能更优越、集成度更高是其发展的必然趋势。本文通过对国内外UHF RFID阅读器接收体系结构算法及相干技术实现的研究，完成了基于FPGA的UHF RFID阅读器基带接收电路的研究。本文的主要工作有：依据EPC C1G2协议，选取符合协议的阅读器的编解码方法、根据协议中链路数据速率，对阅读器基带接收电路进行了研究与设计，其中包括接收链路的控制模块、时钟分频模块、波形微矫正模块、处理器模块的设计，其中处理器模块又包括：FM0解码单元、数据帧处理单元、CRC-16校验单元等，并且使用Xilinx公司的仿真软件ISE14.3进行仿真验证，仿真结果表明数字基带接收电路功能正确。本文的研究主要成果如下：1、经过编码的信号，其理想占空比应为50%，但是在实际电路中，标签发送的信号在传输时，由于各种干扰及衰减，占空比会发生偏差，本文在阅读器接收电路中设计实现了占空比矫正单元，还原出接近理想情况的数据信号。2、基于FPGA不同的工作速率，对FM0解码电路进行设计，FM0码速率覆盖EPCC1G2协议，可取40kbps、80kbps、160kbps、320kbps、640kbps几种典型值，能对接收的有偏差速率的数据进行正确的解码。3、在深刻剖析CRC串行算法和并行算法后，推导出CRC串并结合的算法， CRC串并结合算法相较串行编码，大大提高了其计算速率，相较并行编码，克服了数据位非8的整数倍的问题。