集成电路(IC)测试仪作为一种专用测试仪器,需要达到比被测设备(DUT)更高的指标,才有能力对这些芯片进行测试。为了对高速数模转换器(DAC)等集成电路输出的小幅度模拟信号进行观察和测量,就要求有一个高速、高分辨率、高信噪比的采集系统。而目前采用能获取到的模数转换器(ADC)芯片构成的数据采集系统越来越无法满足集成电路测试的需要。本课题也就由此而生,主要利用现有的ADC来构建高速高分辨率的采集电路。本课题通过TIADC(Time-interleaved ADC,时间交替模数转换)技术来提高模数转换电路的采样率,对电路中的噪声进行了分析,研究了数字后处理方式对提高采集波形质量的影响,并对其进行了测试验证。本文的主要研究内容包括:(1)采集电路总体方案设计。围绕采集电路的硬件系统设计展开研究,介绍了采集电路的各个组成部分,说明了关键电路在实现课题指标中起到的重要作用。(2)硬件电路设计与实现。阐述了模拟前端的组成结构,详细分析了一种低噪声的信号调理通道。并通过噪声模型分析,评估了信号调理通道的噪声水平。同时,对采样时钟的抖动理论进行了论述,采用可调相位延迟的方法,实现低抖动的延时。(3)针对多ADC特性之间的不一致,从理论上建立时间交替采样系统的误差模型,分析偏移误差、增益误差和时间误差对采集系统的影响。在此基础上,研究三种误差的估计方法。最后,采用基于硬件和软件联合的误差校正的方法,修正时间交替采样系统幅度和时间上的不均匀,进一步提高采集的信噪比,满足系统指标的要求。本课题的高速高分辨率采集电路,可以达到16位分辨率、1G采样率的指标,采集波形的质量通过系统误差校准处理后有所提高,可以达到62.85dB,有效位数为10.15位。通过指标测试证明了本课题提出的基于插值校准方法的有效性。