Serdes系统是一种主流的串行通讯技术,Serdes采用的串并转换技术能够充分利用信道容量,极大的降低了通讯成本,满足了现代数据交换对I/O接口的海量需求。在Serdes接收机中通常采用时钟数据恢复电路(CDR)来接收高速数据串行信号,通过判决信号的相位来提取时钟信号,进而对数据信号进行重定时采样。在CDR芯片中,压控振荡器(Voltage Controlled Oscillator, VCO)是关键的组成模块之一。适用于时钟数据恢复电路的VCO设计对CDR芯片的整体性能起着关键的作用。本文在压控振荡器电路原理的基础上,设计了应用于基于四分之一速率架构CDR电路的多相位宽调谐范围VCO。论文介绍了VCO的研究背景和研究现状,论述了压控振荡器的理论和实现方法,分析了多相位VCO设计中的许多关键原理和技术。论文提出了将有源电感应用于多相位VCO的实现之中,不仅大大降低了芯片面积,同时通过有源电感感值可调性,实现VCO的宽调谐特性。论文分析了压控振荡器的一般原理,总结了基于负能量补偿和基于反馈系统的两种振荡器分析方法,采用交叉耦合型电感电容压控振荡器(LC-VCO)作为八相位VCO的振荡单元。谐振网络采用变容管连接结构以优化可变电容的非线性特性,提高谐振网络的整体品质因数。论文总结和分析了两种常用相位噪声模型：线性时变模型和线性时不变模型,为八相位VCO的相位噪声优化提供理论基础。论文同时设计了VCO输出缓冲电路。本次设计采用TSMC 0.18μm CMOS工艺,进行了应用于CDR电路的八相位VCO电路设计,前仿真,版图设计和后仿真,VCO整体版图面积为525μm×475μm。后仿结果表明,输出频率调谐范围为1.634GHz-3.351GHz,相邻时钟相位差约为45°,经计算可知相邻时钟相位误差小于0.40,在全频段内VCO的相位噪声<-90dBc/Hz@1MHz,系统功耗低于24mmW。