本文较为全面的研究了高速D/A转换器的设计方法及设计过程,完成了一个8位100MHz电流舵型D/A转换器的电路设计。全文共分五章,第一章简要介绍了一下本课题的来源及研制的意义,并对D/A转换器的国内外研究现状及发展趋势做了简要概括。第二章介绍了D/A转换器的基本原理及常见结构,并比较了各种结构的优缺点。第三章从系统的角度对限制电流舵型D/A转换器性能的误差源及误差产生机理做了比较全面的分析。在第三章建立的模型的基础上,第四章详细阐述了一个8位100MHz电流舵型D/A转换器的具体电路设计过程。其中包括模拟电路部分设计和数字电路部分设计,并对各个单元电路模块做了描述及仿真。总体电路的搭建及仿真的结果在第五章中给出,仿真的结果基本符合系统设计的要求。另外可测性设计以及系统的测试技术也在第五章阐述。本文系统分析了高速电流型CMOS 数模转换器的设计方法,采用了具有开关信号限幅功能的高速同步锁存电路和特殊结构的时钟驱动电路,提高了整个D/A转换器的速度。设计了一种采样率为100MHz,分辨率为8bit,电源电压为3.3v的CMOS 电流型D/A 转换器。电路仿真结果表明在采样率为100MHz,输入信号从直流到Nyquist 频率,无杂散动态范围(SFDR)为49dB.积分线性误差(INL)和微分线性误差(DNL)分别为±0.5LSB 和±0.3LSB.在采样率为100MHz,电源电压为3.3v 时的功耗小于100mw。电路采用UMC 0.35um CMOS 工艺实现。