智能变电站以全站信息数字化、通信平台网络化、信息共享标准化为基本要求，自动完成信息采集、测量、控制、保护、监测和计量等基本功能，其中网络采样技术是实现智能变电站各项应用功能的基础。在实际工程中，电子式互感器合并单元作为数字接口设备，广泛应用于智能变电站过程层的通信网络中。　　针对智能变电站的要求，本文设计了一种基于FPGA与ARM的合并单元信号处理系统，实现将采样值实时、标准化地从电子式互感器传输至智能电子设备。采用了自顶向下的模块化设计方法，将合并单元的信号处理系统划分为三个功能模块:数据接收模块、数据处理模块和数据通信模块。其中辅处理器ARM负责采样数据的报文发送、时间同步以及对FPGA的配置;主处理器FPGA负责数据的同步接收与数据处理，并通过双口RAM向ARM提供采样值数据信息。此外，特别针对合并单元设计中遇到的一些工程实际问题，进行了深入的探讨:　　(1)研究分析了模拟积分与数字积分算法在Rogowski线圈工程应用中的原理特性，针对传统数字积分算法对低频干扰抑制的不足，提出了基于低频增益平坦积分器的数字积分算法，有效克服了零漂的影响，降低了直流误差，解决了积分中的初值整定问题。并针对电力系统故障时的暂态特性，采用该积分算法进行了建模研究，验证了该积分算法的有效性与可靠性。　　(2)针对电子式互感器的数据延时在一定程度上呈现随机性的特点，传统的短数据窗移相算法简单按照固定延时进行补偿，绝对延时将会导致较大相位误差的问题，本文从原理上分析了电子式互感器中数据延时产生的原因，给出了对应的测量方法，并结合CORDIC算法理论，提出了对数据延时进行实时动态补偿的新方法，并在FPGA中进行了优化设计。通过试验测试，该方法可有效改善数据延时对相位差的影响，大大减小了相位误差，提高了测量精度。　　(3)针对智能变电站中IEEE1588对时信息与采样值共网传输时，由于IEEE1588对时信息网络传输的往返延时不一致，从而造成同步精度降低的问题，本文构建了多次对时信息交换的时钟模型，并在该模型下对本地时钟相偏进行了最大似然估计与最优线性无偏估计的推导，得到了本地时钟相偏的最优计算方法。同时对频偏的最大似然估计算法进行了优化，提出了本地时钟频偏和相偏的联合估计方法，减小了网络传输延时不对称对IEEE1588网络对时精度的影响。　　(4)针对网络采样中传统的同步采样时钟对晶振时钟依赖性强，在晶振老化，频率准确度降低的情况下，输出误差较大的不足，本文提出了一种基于FPGA的同步采样时钟闭环校正系统的实现方法。并与采用余数平均分摊法实现的同步采样时钟输出误差进行定量分析，表明该方法可通过软件补偿改善输出误差，在提高同步采样脉冲输出精度的同时，保证了输出相位的一致性。　　(5)为满足智能变电站中不同智能电子设备的采样率要求，网络采样要求实现采样率的灵活可调。在实现采样率灵活转换的过程中，由于需要用低通滤波器进行抗镜像、抗混叠滤波，滤波器的输出延时和通带精度将直接影响到继电保护的动作。本文通过对IIR和FIR数字滤波器的典型设计方法进行分析，针对随着FIR数字滤波器阶数的升高，其性能提高的同时群延迟也变大的问题，提出了基于约束最小二乘法设计的低延迟FIR数字滤波算法，有效的减少了群延迟，提高了差动保护的动作快速性。通过MATLAB建立了仿真变压器模型，验证了所提采样率转换算法中低延迟FIR数字滤波器的有效性和可行性。　　(6)为了满足该标准对智能变电站自动化系统以及智能设备所提出的灵活性、互操作性的要求，本文在研究IEC61850信息模型内涵的基础上，对合并单元的信息模型及其映射进行了解析，构建了合并单元的采样值传输模型，并通过自主研发的合并单元采样配置工具实现了对合并单元的功能配置。　　最后对网络采样中合并单元的实际工作情况进行了实验测试，通过网络报文测试分析工具Packet Cap对采样值报文进行解析，分析了采样值报文的内容，验证了合并单元发送报文的完整性与有效性;通过电子式互感器稳态校验系统对报文延时与采样精度进行了多次实验测试，验证了采样值信息的实时、准确有效，符合国家0.1级测量用误差限制要求，达到了国内领先水平。