论文部分内容阅读
随着计算机和网络技术的发展,特别是带宽应用的迅速崛起,网络数据交互日趋频繁化与复杂化,用户对以太网带宽的要求日益提高,以往100/1000M的速度已经开始拖累用户体验,因此10G以太网技术在主干网络乃至用户接入网中的应用必将日益广泛,10G以太网介质访问控制层(Media Access Control，MAC)控制器的设计具有重大意义。本设计中的10G以太网MAC控制器是“基于铜互连的背板以太网物理层IP设计”项目的重要组成部分,主要完成对以太网帧的封装、解封及管理等操作。首先,通过解读IEEE802.3ae系列协议,对其中MAC控制器相关的功能、帧格式、流量控制原理、10G介质无关接口(10 Gigabit Media Independent Interface, XGMII)等方面的规定进行分析,从而完成系统框架的整体设计。然后,按照自顶向下的设计方法,根据系统框架将10G以太网MAC控制器划分为发送模块、接收模块、流量控制模块和XGMII接口模块,对子模块的内部结构、外部接口信号和互连通信方式进行详细设计,重点提出混合并行CRC32校验算法以验证数据包的正确性；同时,通过总结保持DIC(Deficit Idle Count,DIC)算法优化10G以太网MAC控制器的结构。设计时采用Verilog语言对顶层模块和子模块进行描述,完成前端设计。最后,搭建验证平台,通过ISim工具完成功能仿真验证；基于SMIC 40nm标准逻辑单元库,使用Design Complier(DC)进行逻辑综合,分析综合报告,判断时序、面积及功耗是否符合设计要求;基于Xilinx公司VC709连接套件搭建FPGA验证平台,RTL设计在ISE中完成综合与布局布线之后,下载至FPGA,使用ChipScope观察测试波形。验证结果表明10G以太网MAC控制器的设计实际可行。本文创新之处有：第一,根据10G以太网并行处理的特点,提出一种简明高效的发送和接收PAUSE帧策略实现流量控制,该策略共用收发数据帧的部分结构,有效减小电路规模；第二,对传统多路并行CRC32校验的方式进行改进,采用64比特与8比特混合的校验生成结构,简化了校验电路的结构；第三,总结并归纳保持DIC算法,并利用查找表法进行硬件实现,维持了最小帧间隔要求且保证了数据传输效率。