高速、低抖动电荷泵锁相环的设计与实现是论文的中心。论文以理论分析为基础，介绍了三阶电荷泵锁相环的设计方法，并着重阐述了环路参数优化、电路结构改进等减小输出时钟抖动、提高电路工作速度的关键技术。 在系统理论方面，论文在介绍环路结构的基础上，推导了电荷泵锁相环的连续时间线性模型，并分析了它的稳定性、动态特性和噪声特性，目的是得出系统环路参数的选择原则，为高速、低噪声电荷泵锁相环的系统级设计和优化奠定理论基础。 在电路理论方面，论文分析了锁相环的核心模块——环形振荡器。文中引用weigandt噪声模型对基于反相器延迟单元的环形振荡器进行深入分析，将器件热噪声引起的抖动与电路参数直接联系起来，直观地展现了减小环形振荡器的时钟抖动的方法，为进一步提高锁相环的噪声性能提供了理论依据。 在锁相环的设计方面，论文紧扣高速和低抖动这两个性能指标，完成了从系统级、行为级到电路级的整个设计流程，并且对电路结构特别是其精彩部分进行了详细介绍。 锁相环采用TSMC(台积电)0.35μm 2P3M(双层多晶三层金属)3.3v/5v混合信号CMOS工艺流片。芯片的测试结果显示，电路能正常输出频率为1.25 GHz的时钟信号，并成功应用在千兆以太网物理层芯片的串/并转换电路中。与市场上同类型的双极型工艺产品相比，论文设计的锁相环的性能更好、成本更低。