MP3播放器的性能主要取决于MP3解码器的性能,本文主要讨论MP3解码器的硬件实现方法。本文在查阅大量相关国内外文献期刊后,决定以FPGA为核心,采用以低速核心处理器与其他硬件加速模块的SOC设计加上外围器件实现的方式来开发MP3播放器。本文介绍了MP3文件的文件格式和解码原理,还有基于Altera公司CycloneⅡEP2C70 FPGA的DE2-70硬件平台,以及MP3播放器所需的外围设备等。在基于FPGA的硬件开发平台的基础上,设计并实现了MP3播放器系统,特别是对MP3解码系统的设计与实现。其中,利用VHDL对MP3解码系统的各个步骤进行硬件实现,是本文的特色,相对于软件解码,硬件解码可以提高解码的速度并降低系统的消耗。引入NiosⅡ软核处理器作为整个播放器系统的控制处理核心,其功能为读取存储介质SD卡中的MP3文件作为解码器的数据源；再将解码后的PCM数据进行播放；接收按键控制信息控制歌曲的播放状态；同时,显示播放信息,便于人机交互。根据系统功能对整个系统进行总体设计并进行模块划分。将系统主要分为5个模块：核心控制处理模块、SD卡文件读取模块、MP3解码播放模块、显示模块和按键控制模块等。在对这5个主要模块进行详细的设计与实现后,整合各个模块,组成完整的系统。最后,在友晶科技公司的DE2-70开发板上进行验证,实现系统功能。经测试证明,该系统完成了MP3播放器的基本功能,在提高解码速度和降低系统消耗方面都具有自己的优势。而且本系统是基于FPGA开发的,可以方便地进行后续开发增加用户所需功能,具有广泛的应用前景。