论文部分内容阅读
在过采样Sigma-Delta转换器中通过采用过采样、反馈、数字滤波器等技术有效降低了系统基带内噪声,使得Sigma-Delta转换器达到至少14-bit以上的精度。广泛应用于数字音频电路和ADSL等系统中。本文主要针对Sigma-Delta转换器中的调制器部分开展研究,在理论研究的基础上,借助大型EDA工具进行了电路设计,主要包括了以下几个方面:第一,对Sigma-Delta调制器的非线性和非理想特性进行了研究,主要分析了高阶Sigma-Delta调制器的稳定性和级联(MASH)调制器的不匹配性。在对高阶Sigma-Delta调制器的稳定分析时,改进了量化器的非线性模型,重点研究了量化器的非线性对系统的影响,给出了NPG判定调制器稳定性的准则。在对级联(MASH)调制器的不匹配分析时,重点分析了第一级噪声泄漏对系统性能的影响。第二,利用Simulink对2-1 MASH Sigma-Delta调制器的功能模块积分器、运算放大器以及采样开关等非理想因素进行了建模。模型主要研究了开关电容电路的热噪声,运算放大器的参数(噪声、增益、带宽、压摆率和输出摆幅)等电路的非理想因素。通过对非理想因素的行为级仿真,提取了电路级的设计参数和指标。第三,对调制器模拟电路模块进行了电路设计,并采用0.35um CMOS工艺进行了仿真验证。主要针对放大器、第一级积分器、开关性能等进行了优化与提高,使256倍过采样的调制器具有了20kHz的信号带宽和16-bit的转换精度。本文主要在以下几个方面进行探索与改进:(1)采用非线性模型对高阶调制器的稳定性进行了分析;(2)从行为级对系统仿真,确定了每级采样电容值从而优化了调制器的功耗;(3)改进了放大器的结构,优化了放大器的速度和功耗;(4)采用自举开关减小了采样对调制器的影响;(5)采用相关双采样(CDS)积分器结构减小了放大器噪声和失调电压对调制器的影响。