本论文基于寻找低成本倒装封装方案,首先分析了引线键合(Wire bonding)和凸点制作(Bumping)技术、固定资产投入和不同的工艺,发现如果采用现有设备和现有工艺将是一条捷径。利用Wire bonding技术形成凸点(Bump)将是低成本策略的最佳选择。采用阵列结构Pad排布,不仅可以减小芯片面积,而且最适合倒装封装方案。分析表明,为了采用阵列结构的Pad分布,同时满足低成本倒装芯片封装工艺的要求,Pad需要放置在有源器件上面(POC结构)。为了找到可行的POC结构,本论文制作了不同的测试芯片,并对它们的封装工艺进行了考核,即顶层金属(TOP Metal)厚度增加到1.2μm,同时增加一层Metal作为缓冲层(采用回形和线性两种分布)。为了避免封装过程其它工艺流程的影响,芯片分别采取了陶瓷和塑料两种封装。实验发现这两种封装的芯片测试结果非常类似,说明封装过程中其它工艺流程对POC结构的影响非常小,对POC结构的主要影响集中在引线键合过程。通过对不同结构的测试芯片进行测试发现,对POC结构进行引线键合会引起阈值电压(Vt)和开态电流(Ion)的增加。对于增加了缓冲层的测试芯片,虽然Vt和Ion有所增大,但是它们是在工艺许可的范围之内。同时还发现,采用回字结构缓冲层的测试芯片,其Vt和Ion的变化幅度都相对较小,因此采用该类缓冲层是比较好的选择。此外,上述两种缓冲层结构的芯片均顺利通过了推力试验和可靠性试验,表明这两种结构均已经达到应用的要求。因此,利用引线键合工艺形成凸点和POC结构使Pad呈阵列结构分布将是成本最有竞争力的倒装芯片封装技术。