论文部分内容阅读
随着航空、航天技术的迅猛发展,其嵌入式电子系统的性能指标日益复杂、数据传输量逐日递增、数据传输速率不断提高。因此,针对航空仪器的地面测试系统逐步趋向于自动化、高速化、多功能化的发展方向。针对这一发展趋势,本文设计了一种基于FPGA的高速数字I/O系统,该系统通过采用高速缓存、PCIE总线、动态重配置等关键技术完成设计,在保证与上位机进行实时数据传输的同时,实现了多种系统功能的动态重配置,从而达到测试设备的通用性。本文首先围绕高速数字I/O系统在测试领域中的研究背景及其发展现状进行了详细分析,并根据目前数字I/O领域遇到的发展瓶颈,深入研究了高速缓存、PCIE总线、动态重配置等技术难点在高速数字I/O系统中的关键作用,并提出了一种基于多功能动态重配置技术的高速数字I/O系统设计方案,完成了各技术难点的设计选型。其次对各技术难点逐一进行了详细的逻辑设计及时序分析:1、在高速缓存模块中,本文主要采用基于单通道DDR2 SDRAM芯片的乒乓双缓存设计方法,对原本双通道的高速缓存设计方法进行了改进。且为了进一步提高数据传输速率,本文采用静态时序分析的方法,分别对时序裕量及最高工作频率进行了详细分析,并采用流水线操作及同步驱动等技术对时序违例现象进行了改进,使时序效果达到了最佳状态。2、在PCIE总线模块中,本文采用基于Xilinx PCIE硬核进行用户逻辑设计的方法实现,其中主要包括发送、接收、指令解析等模块。由于本课题主要涉及到多种系统功能的动态重配置,所以指令解析模块采用了与上位机相映射的BAR0空间进行指令传输。最后根据DMA操作时序要求分别对存储器的读/写操作进行了时序分析,验证了PCIE总线数据交互的正确性。3、在动态重配置模块中,针对数据速率重配置本文采用PLL(模拟)+DCM(数字)的设计方法实现,其中PLL模块用以产生低抖动的高质量内部时钟信号,DCM模块用以产生可配置的高精度接口时钟信号。针对逻辑电平重配置,本文分别采用FPGA内部全局重配置与外部硬件电路重配置两种设计方法实现,并对各自的优缺点进行了对比分析。针对传输方式重配置,本文创新采用局部重配置的设计方法,实现了对FPGA内部I/O资源的动态管理。最后针对每一项指标要求,搭建了相应的测试环境。经过系统调试,本系统在完成高速数据传输的同时,实现了32路每通道数据传输速率在10MHz至100MHz间的动态选择、逻辑电平在1.8V、2.5V、3.3V间的自动配置及数据传输方式在32路普通I/O与1路高速I/O间的动态切换,各项指标均达到了设计要求。