跳频扩频通信是目前国际上研究的热点课题。它具有抗干扰能力强、截获概率低、信号隐蔽和易于组网等优点,被广泛应用于军事和民用领域。扩频分直接序列扩频、跳频扩频、跳时扩频、脉冲线性扩频及混合方式等,其中最常用的是直接序列扩频和跳频扩频。本文研究跳频扩频通信实验系统。包括系统结构,硬件电路设计和软件设计。由于FPGA具有低功耗、低成本、高可靠性和开发周期短等优点,在通信和电子等领域得到广泛的应用,因此系统核心部分采用FPGA实现。文中首先对跳频通信发展现状进行分析,根据跳频通信原理给出实验系统整体结构,完成跳频发射模块、跳频接收模块、同步以及控制系统模块的设计。其中频率合成器采用直接数字频率合成器(DDS),具有频率分辨率高、频率范围宽、转换速率快和相位连续等优点,可很好的完成跳频载波要求。为方便学生观察信号,在每个模块中的关键部分都设置了测试点。实验系统在结构上采用通用底板和总线控制方式,各功能模块也采用统一的结构,使系统具有灵活组合、易升级、学生参与度高、实验项目多等特点,可以很好的完成设计性和创新性实验。此外,系统配置了MCU处理器、,LCD显示、16位键盘和RS232接口,可以方便与PC机通信。硬件电路采用ProtelDXP绘制,软件采用VHDL语言和单片机汇编语言设计。所设计的VHDL程序在QuartusⅡ7.2环境下进行了仿真,部分程序经过康芯SOPC实验箱验证,功能和技术指标满足设计要求。