论文部分内容阅读
对VLSI电路中RLC互连线的时延进行了研究，使用改进的一阶模型来近似分布式均匀传输线的传输函数，计算出时域下的阶跃响应并得到简洁的时延计算公式。然后将其应用到具体的RLC互连树中计算源节点到漏节点的时延，其驱动器模型由电阻和电容组成，负载为容性负载。实验结果表明，该模型的计算结果与SPICE仿真结果的误差小于10％，计算量也比基于二阶传输函数的算法大为减少，在计算效率和精度两方面得到较好折衷，可以用于考虑时延效应的优化程序中。