论文部分内容阅读
相变存储器（phase change memory，PCM）凭借字节可寻址，读取速度快（纳秒级），高存储密度，低能耗等优点，在目前基于DRAM（dynamic random access memory）的主存扩展达到瓶颈的情形下，已经成为最具前途的主存存储介质之一，但是PCM有高写延迟，寿命有限等缺陷，因此出现了DRAM/PCM混合主存架构。提出了一种以减少PCM写和保持命中率为目标的混合主存管理算法——写感知的CLOCK算法（CLOCK with a write-aware strategy，CLOCK