论文部分内容阅读
分析了可编程逻辑器件设计中亚稳态产生的原因及亚稳态评估方法，介绍了几种解决亚稳态问题的常用策略．针对这些常用方法不能彻底消除亚稳态的不足，提出了一种基于使能触发器构成的“高频时钟错位法”，这种方法通过从外部引入一个高频脉冲，对原来互相独立的异步时钟信号同步在高频时钟的上升沿和下降沿，并且保持半周期的时间间隔．只要选择适当的高频时钟频率和电路参数，亚稳态可以得到完全消除．这种方法在数字系统设计中有广阔的应用前景．