论文部分内容阅读
使用标准0．18／μm CMOS工艺设计并实现了1：2分接器．核心电路单元采用一种新的高速、低电压锁存器结构实现．与传统的源极耦合场效应管逻辑结构的锁存器相比，其电源电压更低且速度更快．此外，为了拓展带宽，在缓冲放大电路中采用了负反馈．测试结果表明芯片可以工作于20Gb／s数据速率下．电源电压为1．8V时，包括缓冲电路在内整个芯片的工作电流为72mA．