论文部分内容阅读
针对机栽信息采集系统可靠性、数据管理高效性以及硬件成本的需求，介绍了基于硬件描述语言VerilogHDL设计的SDX总线与Wishbone总线接口转化的设计与实现，并通过Modelsim进行功能仿真，在QuartusⅡ软件平台上综合，最终在A｜tera公司的CycloneⅡ系列FPGA上调试。实验证明了设计的可行性。