论文部分内容阅读
为了实现按Top-down方法为时间统一终端设计[1]同步脉冲信号数字逻辑电路,采用VHDL电路设计语言设计了通用分频器。通过设置通用分频器的generic类属说明参数m1和n1、输入同步信号clr,就可以输出不同脉宽且信号前沿与clr信号前沿完全同步的同步脉冲信号。仿真结果表明结果正确,工程实践测量同步误差<0.2us。