论文部分内容阅读
针对现有的数字锁相环在三相电网电压不平衡下精度降低的问题，提出了一种基于双同步坐标系解耦软件锁相环（DDSRF-SPLL）的控制策略。分析了DDSRF-SPLL的数学模型，根据DDSRF-SPLL解耦控制策略，采用硬件描述语言VHDL设计了基于FPGA的各个模块。仿真结果表明。基于FPGA的锁相环抗干扰能力强。对频率波动具有很好的适应性，锁相效果稳定、准确。