论文部分内容阅读
介绍应用于并行GPS接收机系统的1.1～1.7GHz的宽带低噪声放大器。采用带有源级电感负反馈的cascode结构,输入采用前置切比雪夫3阶LC ladder带通滤波器展宽频带,并具有单端输入转双端输出的功能。该电路仿真基于SMIC 0.18μm 1P6M CMOS工艺,结果表明,LNA带宽为1.1～1.7GHz,频带内输入回波损耗小于-10dB,功率增益大于14dB,带内噪声系数最小可达到3.2dB,输入1dB压缩点在1.36GHz为-6.35dBm。在1.8V电源电压下,主体电路消耗18mA电流。