论文部分内容阅读
为了减少RS译码器所占用的现场可编程门阵列 (FPGA)资源 ,研究了RS码的译码算法 .提出了使用Actel公司的ProASICPLUS系列芯片实现IP包差错控制系统中RS码的译码方案 ,采用码型RS(10 0 ,81)进行纠错 .同时结合大运算量环节 ,描述了利用改进的BM算法实现译码功能的具体方案 ,该方案相对于传统的方案更能节约资源 .实验表明 ,该译码器完成了IP包差错控制的要求 ,译码器输入码流速率可达 30Mbit/s .最后介绍了ProASICPLUS系列芯片的基本结构特点及用FPG