论文部分内容阅读
针对在通信模块多、信息交互频繁的实时仿真环境中，传统多串口中断触发方式成倍占用系统资源和某些板卡无“FIFO满”，即“先入先出缓冲区满”标志位，导致仿真实时性和通信速率降低的情况，提出一种新的多串口驱动架构，采用时钟定时中断和自适应算法写FIFO的方式，不仅大幅度减少中断开销，而且使通信速率近乎达到极限，保证了数据的完整性。另外，本驱动基于VxWorks标准I／O驱动方式实现，故可稍加改动，植入BSP（板级支持包）中。